超大规模集成电路 [一种基于中规模集成电路的课程设计方案分析]

　　摘要：本文介绍了一种基于74LS系列中规模集成电路和NE555时基电路组成的数字电子钟设计方案，该方案主要功能部件通用性好，为同学们所熟悉，是一个将课堂理论转化为实践技能的成功课程设计方案。
　　关键词：NE555芯片；74LS系列芯片；计数；译码
　　中图分类号：TN402 文献标识码：A
　　
　　1 引言
　　
　　电子技术课程设计是电子技术课程教学中重要的实践环节，其任务是通过解决一、两个实际问题，巩固和加深所学理论及实践技能，培养动手能力，提高学习兴趣，树立理论联系实际的工程观点。我院电信专业05级学生在数电课程设计教学中提出了一种基于中规模集成电路的数字钟设计方案。该方案电路简单、成本低廉、调试方便、工作可靠。电路主要功能部件采用中规模集成电路，所用元件品种少、体积小、价格低、通用性好、为同学们所熟悉。通过该电路的设计制作，同学们普遍反映这是一次将所学理论转化为实践技能的成功教学活动，同学们不仅从中提高了分析、解决问题的能力，更重要的是受到设计思想、设计技能、实验研究技能的训练。
　　下面将该数字钟电路作一简单分析、介绍。
　　
　　2 数字钟的基本组成
　　
　　（1）秒脉冲发生器
　　产生数字钟所需的脉冲信号（即按秒产生的脉冲信号）。
　　（2）计数器
　　由秒个位计数器、秒十位计数器、分个位计数器、分十位计数器、时个位计数器、时十位计数器组成。
　　秒个位计数器每计满10个秒信号即向秒十位计数器发出一个进位信号，同时向自身发出置零信号。秒十位计数器每计满6个进位信号即向分个位计数器发出一个分信号，同时自身置零。
　　分计数器工作情况与秒同。
　　时计数器每计满24小时复位。
　　（3）译码显示器
　　由译码器和显示器组成
　　（4）时间校准电路
　　当刚接通电源或走时出现误差时可通过人工干预将时、分计数器预先设置在某一数值或进行时间校准。
　　（5）进位与清零控制
　　由门电路组成。
　　
　　图1 数字钟的基本逻辑框图
　　
　　3 秒脉冲发生器
　　
　　秒脉冲发生器是采用NE555时基电路组成的多谐振荡器。1972年美国Signetics公司研制出的NE555时基电路，是一种将模拟功能与逻辑功能巧妙结合在同一硅片上的组合集成电路，设计新颖，构思奇巧，用途广泛。可用它很方便地构成单稳态触发器、施密特触发器、多谐振荡器等电路。NE555内部逻辑图见图2。